Evropa je u velikoj mjeri ovisna o tehnologiji dizajniranoj i proizvedenoj u Sjedinjenim Državama i Kini. Zbog toga se već nekoliko godina neke stvari kreću na nivou EU tako da to prestaje biti slučaj i da imaju neovisnost, posebno u računarstvu. Iz ovih kretanja nastali su projekti poput EPI, eProcessor, kompanije poput SiPearla, kao i GAIA-X infrastruktura.
Budući da je većina ISA-a ili arhitektura vlasnička i u vlasništvu izvan Europe, open source Za ove projekte je bilo ključno da uspiju. The ISA RISC-V donio je nadu, dopuštajući ovim procesorima i akceleratorima da ga grade bez ikakvih ograničenja ili ograničenja geopolitičkim i geostrateškim ratovima.
Rođen je EPI (Evropska procesorska inicijativa)
Jedna od prvih reakcija Europe, nakon konferencije EDA (Europska odbrambena agencija) na kojoj su bili izloženi problemi tehnološke i industrijske ovisnosti zemalja članica, bila je pokretanje zajedničke inicijative tzv. EPI (Evropska procesorska inicijativa). Cilj mu je okupiti konzorcij koji će implementirati potrebne mehanizme za stvaranje procesora dizajniranih u Evropi.
Ovi čipovi u principu neće biti za privatnu upotrebu, već će se usredotočiti na njih HPC sektor, odnosno superračunarstvo. Ove mašine visokih performansi su posebno kritične, a kao rezultat ovog projekta, EU centri podataka bit će promovirani u Exascale od 2023. Oni će također imati primjenu u drugim sektorima poput automobilske i zrakoplovne industrije.
Da bi to bilo moguće, zasnovan na RISC-V za akceleratore, dok će se GPP-ovi ili općeniti procesori temeljiti na IP ARM Cortex Neoverse jezgrama, jer će im omogućiti da ubrzaju proces dizajniranja i ne započinju od nule.
EPI takođe ima 26 partnera iz 10 različitih evropskih zemalja, uključujući Španiju. Jedan od centralnih stubova projekta je Barselonski nacionalni superračunski centar (BCN). Španiji se pridružuju partneri kao što su Chalmers Tekniska Hoegskola AB iz Švedske, Infineon Technologies iz Njemačke, CEA iz Francuske, STMicroelectronics u Holandiji, Università di Bologna u Italiji, Viši tehnički institut u Lisabonu u Portugalu, FORTH u Grčkoj ili ETH laboratorij Zürich iz Švicarske.
Privatna kompanija SiPearl stvorena je kako bi projektu pružila mogućnost rada
Kako bi poslovala, stvorena je privatna kompanija koja će biti zadužena za upravljanje tehnologijama proizašlim iz ovog EPI projekta. Njegovo ime je YesPearl a sjedište joj je u Francuskoj. Pored toga, otvorili su podružnicu u Njemačkoj i drugu u Španiji, posebno u Barseloni, kako bi bili bliski svojim BSC partnerima.
Ovaj startup započeo je s javnim budžetom od 80 miliona eura, koji nisu dovoljni za pokrivanje svih troškova koje projekt takve dubine podrazumijeva. Stoga će SiPearl biti zadužen i za prikupljanje više od 100 miliona eura privatno, uglavnom iz dionica.
Njegov suosnivač i izvršni direktor, Philippe Notton, radi fantastičan posao regrutujući neke dizajnere dovedene iz Silicijske doline, kao i pravo osoblje s iskustvom koje projektu daju sve garancije. Oni također traže tehnološke partnere, poput Graphcore-a, vodeće britanske kompanije u pogledu ubrzavanja čipova s umjetnom inteligencijom koji su toliko važni u HPC-u.
BSC ključni partner: Od Lagarto čipa do Draca
El BSC (Barselonski superračunarski centar) to je ključni dio ovog projekta. Ne samo da doprinose dizajnu i razvoju ovih procesora, već će Marenostrum 5 već početi testirati plodove ovog projekta ...
Gušter
Prvi španski mikroprocesor zasnovan na skupu instrukcija RISC-V nazvan je sinhronizacijom Gušter, i to je prvi korak do tehnološke neovisnosti. Međutim, iza ovog projekta stoji veliki napor i rad koji koordinira BSC Nacionalnog superračunarskog centra Španije, kao i saradnja CSIC-a i UPC-a.
Ovaj dizajn je vrlo jednostavan, a vaš cilj je provesti prva ispitivanja. Proizvedeno je pomoću čvora 65nm na TSMC, dovoljno za relativnu jednostavnost ovog ranog prototipa da je testiran na nekim mjerilima da se vidi za šta je sposoban, a rezultati su bili prilično pozitivni. Čak i bolje nego što se očekivalo ...
U maju 2019. konačni dizajn ovog čipa bit će poslan na Platforma EUROPRACTICE EC-a, a nakon toga bi oko 100 primjeraka Lagarta stiglo u Barselonu kako bi započeli s testovima i poslužili kao osnova za gas za HPC koji se također temelji na ovom ISA.
DRAC
Sljedeći korak je bio DRAC (Dizajniranje RISC-V bsednih akceleratora za računare sljedeće generacije). Čip dizajniran za sigurnosne aplikacije, poput hardverske enkripcije, kao i za naučne aplikacije poput analize genoma, simulacijskog ubrzanja ili autonomnog sektora vozila.
Naravno, DRAC također vodi BSC i zasnovan je na arhitekturi otvoreni izvor RISC-V. Očekuje se da će ovaj projekat trajati oko 3 godine, u kojem će sudjelovati do 40 istraživača, a koordiniraće ih Miquel Moretó, istraživač iz programa Ramón y Cajal na UPC-u. Uz to, financirano je oko 4 miliona eura, polovina iz sredstava ERDF-a, a druga polovina od partnera ovog projekta.
Ovo se već počelo isplaćivati. DVINO (DRAC vektor u redoslijedu) To je čip izveden iz ovog projekta i prve generacije. Kao što mu samo ime govori, riječ je o dobro uređenom IC-u koji uključuje Lagarto jezgru, zajedno sa Hydra vektorskim procesorom dizajniranim za distribuirano računanje.
La druga generacija poboljšati performanse čipa za 15% i dodati nove upravljačke programe i povećati površinu na 8.6 kvadratnih milimetara.
eProcesor
eProcesor je novi korak naprijed, procesor s verzijama planiranim za superračunarstvo i servere, kao i napredni sustavi za pomoć vozačima za vozila (npr. ADAS), IoT, mobilni uređaji itd.
Ponovno je BSC taj koji je uključen u ovaj projekat. To je prvi europski full-stack ekosustav otvorenog koda i čiji će središnji stup biti CPU zasnovan na RISC-V i sa kernel sa izvršavanjem izvan reda. Centar u Barceloni će dati svoje iskustvo u dizajniranju IP jezgara u HDL-u, emulaciji i potrebnim alatima.
Uz BSC, ostalo važne članice na evropskom nivou, kao što su Chalmers University of Technology, Fondacija za istraživanje i tehnologiju Hellas, Universita degli Studi di Roma La Sapienza, Cortus, Christmann Informationstechnik, Universität Bielefeld, Extoll GmbH, Thales i Exapsys, kao i podrška EuroHPC JU.
Razvijat će se i pokretati hardverska i softverska tehnologija testiranje na FPGA da bi zatim dao namaz ASIC-ima. Prvi korak biće dizajn RISC-V jezgre visokih performansi i visoke efikasnosti. To će biti jednojezgreni i dvojezgreni sistem s koherentnom off-chip vezom, iako će kasnije početi sa složenijim i moćnijim dizajnom. Također će biti dizajniran vektorski akcelerator zasnovan na RISC-V i istražit će se tradicionalna superračunska opterećenja kao što su bioinformatika, AI, HPDA, itd.
EProcesor će takođe biti vrlo svestran i fleksibilan u vrijeme skaliranja, kako biste mogli dodati više uređaja na čipu.
Sljedeći korak: proizvodnja
Dizajn ovih čipova bit će evropski, a ono što neće biti je proizvodnja. SiPearl je fabless, a s obzirom na zaostatak čvorova u livnicama u zemljama članicama, dizajn je naručena za TSMC, koja će ga proizvoditi u 7nm tehnologiji i koristeći novu 3D tehnologiju pakovanja nazvanu CoWoS (Chip-on-Wafer-on-Substrate).
Međutim, ideja nije da zbog toga ovisimo o stranim tvornicama, pa tako ima i EU mobilizirao veliki dio novca za finansiranje ažuriranja proizvodnje poluvodiča na Starom kontinentu. Konkretno, izdvojit će 145.000 miliona eura, s ciljem da se kratkoročno dođe do čvora sa 2nm proizvodnom tehnologijom.
To zahtijeva vrijeme i namjerava se dosegnuti 2-3 godine viđene. Pored toga, čini se da TSMC surađuje kako bi to omogućio, a također i evropski ASML, koji je lider u proizvodnji naprednih fotolitografskih mašina za industriju poluvodiča, a koji ima sjedište u Holandiji ...
Sama Nadia Calviño, potpredsjednica za ekonomska pitanja i digitalnu transformaciju, objasnila je to ovako: «Radi se na nacionalnom i međunarodnom nivou pogledajte koje španske i evropske kompanije mogu da ih proizvedu«, U odnosu na ove čipove. U istom smislu bio je i govor Thierryja Bretona u Europskoj komisiji. A to je da će sredstva namijenjena tom sektoru uglavnom dolaziti od pomoći koju pruža EU za digitalnu transformaciju i za oporavak nakon pandemije.