eProcessor: de eerste Europese open source-processor wordt in Spanje gemaakt

eProcessor

Europa is sterk afhankelijk van technologie die is ontworpen en geproduceerd in de Verenigde Staten en China. Dat is de reden waarom er sinds een paar jaar op EU-niveau dingen in beweging zijn, zodat dit niet langer het geval is, en om hebben onafhankelijkheid, vooral in de informatica. Projecten zoals EPI, eProcessor, bedrijven zoals SiPearl, evenals de GAIA-X-infrastructuur zijn uit deze bewegingen voortgekomen.

Aangezien de meeste ISA's of architecturen eigendom zijn van en eigendom zijn van buiten Europa, open source Het succes van deze projecten is van cruciaal belang geweest. De ISA RISC-V het heeft hoop gebracht, waardoor deze verwerkers en versnellers erop kunnen voortbouwen zonder enige beperking of beperking door geopolitieke en geostrategische oorlogen.

EPI (European Processor Initiative) is geboren

EPI-logo

Een van de eerste reacties van Europa, na de EDA-conferentie (European Defence Agency) waar de problemen van technologische en industriële afhankelijkheid van de lidstaten aan het licht kwamen, was het starten van een gezamenlijk initiatief genaamd EPI (Europees processorinitiatief). Het doel is om een ​​consortium samen te brengen om de nodige mechanismen te implementeren om verwerkers in Europa te laten ontwerpen.

Deze chips zijn in principe niet voor privégebruik, maar richten zich op: de HPC-sector, dat wil zeggen, supercomputers. Deze krachtige machines zijn bijzonder kritiek, en het resultaat van dit project zal de EU-datacenters vanaf 2023 richting de Exascale duwen. Ze zullen ook worden toegepast in andere sectoren, zoals de auto- en ruimtevaartindustrie.

Om dit mogelijk te maken, gebaseerd op RISC-V voor versnellers, terwijl GPP's of processors voor algemene doeleinden gebaseerd zullen zijn op IP ARM Cortex Neoverse-kernen, omdat ze het ontwerpproces kunnen versnellen en niet helemaal opnieuw beginnen.

Er is gelekt dat het eerste SoC-ontwerp 72 ARM-cores, 4-6 geheugencontrollers met ondersteuning voor DDR5, HBM2E-geheugen en de RISC-V-versneller EPAC zou bevatten. De processor zou worden vervaardigd in een 7nm-knooppunt bij TSMC.

EPI heeft ook: 26 partners uit 10 verschillende Europese landen, waaronder Spanje. Een van de centrale pijlers van het project is het Barcelona National Supercomputing Center (BCN). Spanje wordt vergezeld door partners zoals Chalmers Tekniska Hoegskola AB uit Zweden, Infineon Technologies uit Duitsland, CEA uit Frankrijk, STMicroelectronics in Nederland, de Università di Bologna in Italië, het Hoger Technisch Instituut van Lissabon in Portugal, FORTH in Griekenland of de ETH laboratorium Zürich uit Zwitserland.

SiPearl, het particuliere bedrijf, is opgericht om het project de mogelijkheid te bieden om te werken

SiPearl-logo

Om te kunnen functioneren, is een privébedrijf opgericht dat verantwoordelijk zal zijn voor het beheer van de technologieën die uit dit EPI-project voortvloeien. Zijn naam is JaParel en het hoofdkantoor bevindt zich in Frankrijk. Daarnaast hebben ze een dochteronderneming geopend in Duitsland en een andere in Spanje, met name in Barcelona, ​​​​om dicht bij hun BSC-partners te zijn.

Deze startup begon met een overheidsbudget van 80 miljoen, die niet genoeg zijn om alle kosten te dekken die een project met een dergelijke diepte met zich meebrengt. Daarom zal SiPearl ook verantwoordelijk zijn voor het privé ophalen van meer dan 100 miljoen euro, voornamelijk uit aandelen.

Zijn mede-oprichter en CEO, Philippe Notton, doet fantastisch werk door enkele ontwerpers uit Silicon Valley aan te werven, evenals het juiste personeel met de ervaring om het project alle garanties te geven. Ze zijn ook op zoek naar technologiepartners, zoals Graphcore, een toonaangevend Brits bedrijf in het versnellen van chips met kunstmatige intelligentie die zo belangrijk zijn in HPC.

BSC een belangrijke partner: van de Lagarto-chip tot Drac

BSC Marenostrum

El BSC (Supercomputercentrum van Barcelona) het is een belangrijk onderdeel van dit project. Ze dragen niet alleen bij aan het ontwerp en de ontwikkeling van deze processors, maar de Marenostrum 5 zal al beginnen met het testen van de vruchten van dit project ...

lagarto

Lizard Chip eProcessor

De eerste Spaanse microprocessor op basis van de RISC-V-instructieset is nagesynchroniseerd lagarto, en het is de eerste stap om technologische onafhankelijkheid te bereiken. Achter dit project schuilt echter een grote inspanning en werk gecoördineerd door de BSC van het Nationale Supercomputing Centrum van Spanje, evenals de samenwerking van de CSIC en de UPC.

Dit ontwerp is heel eenvoudig en uw doel is om de eerste tests uit te voeren. Het is gemaakt met behulp van een knooppunt 65nm bij TSMC, genoeg voor de relatieve eenvoud van dit vroege prototype dat het in sommige benchmarks werd getest om te zien waartoe het in staat was, en de resultaten waren behoorlijk positief. Nog beter dan verwacht...

In mei 2019 zou het definitieve ontwerp van deze chip naar de EUROPRACTICE-platform van de EC, en daarna zouden ongeveer 100 exemplaren van Lagarto in Barcelona aankomen om te beginnen met de tests en om als basis te dienen voor de accelerator voor de HPC die ook op deze ISA wordt gebaseerd.

DRAC

Drac eProcessor-logo

De volgende stap was DRAC (Ontwerpen van RISC-V-bsed-versnellers voor de volgende generatie computers). Een chip die is ontworpen voor beveiligingstoepassingen, zoals hardware-encryptie, maar ook voor wetenschappelijke toepassingen zoals genoomanalyse, simulatieversnelling of de autonome voertuigsector.

Natuurlijk wordt DRAC ook geleid door de BSC en is gebaseerd op de architectuur van open source RISC-V. Dit project zal naar verwachting ongeveer 3 jaar duren, waaraan tot 40 onderzoekers zullen deelnemen en zal worden gecoördineerd door Miquel Moretó, een onderzoeker van het Ramón y Cajal-programma van het UPC. Daarnaast is de financiering ongeveer 4 miljoen euro geweest, waarvan de helft afkomstig is uit EFRO-middelen en de andere helft van de partners van dit project.

Dit begint al vruchten af ​​te werpen. DVINO (DRAC-vector in volgorde) Het is een chip die is afgeleid van dit project en van de eerste generatie. Zoals de naam al doet vermoeden, is het een goed geordende IC met een Lagarto-kern en een Hydra-vectorprocessor die is ontworpen voor gedistribueerd computergebruik.

La tweede generatie verbeter de chipprestaties met 15% en voeg nieuwe drivers toe en vergroot het gebied tot 8.6 vierkante millimeter.

eProcessor

RISC-V-chip

eProcessor is de nieuwe stap voorwaarts, een processor met versies gepland voor supercomputing en servers, evenals geavanceerde rijhulpsystemen voor voertuigen (bijv. ADAS), IoT, mobiele apparaten, enz.

Opnieuw is de BSC betrokken bij dit project. Het is het eerste open source Europese full-stack ecosysteem en de centrale pijler zal een CPU zijn op basis van RISC-V en met een kernel met out-of-order uitvoering. Het centrum van Barcelona zal zijn ervaring inbrengen in het ontwerpen van IP-cores in HDL, emulatie en de nodige tools.

Samen met de BSC, andere belangrijke leden op Europees niveau, zoals Chalmers University of Technology, de Foundation for Research and Technology Hellas, Universita degli Studi di Roma La Sapienza, Cortus, Christmann Informationstechnik, Universität Bielefeld, Extoll GmbH, Thales en Exapsys, evenals de steun van EuroHPC JU.

Er zullen hardware- en softwaretechnologieën worden ontwikkeld en opgestart testen op FPGA's om vervolgens de salat aan de ASIC's te geven. De eerste stap is het ontwerpen van een high-performance, high-efficiency RISC-V core. Het wordt een single-core en een dual-core met coherente off-chip link, hoewel ze later zullen beginnen met complexere en krachtigere ontwerpen. De op RISC-V gebaseerde vectorversneller zal ook worden ontworpen en traditionele supercomputing-workloads zoals bio-informatica, AI, HPDA, enz. zullen worden onderzocht.

De eProcessor zal ook zeer veelzijdig en flexibel op het moment van schalen, om meer on-chip-apparaten toe te kunnen voegen.

De volgende stap: productie

chipfabriek

Het ontwerp van deze chips zal Europees zijn, wat niet de fabricage zal zijn. SiPearl is een fabeltje, en gezien de achterstand van gieterijproductieknooppunten in lidstaten, is het ontwerp in opdracht van TSMC, die het zal produceren in 7nm-technologie en met behulp van de nieuwe 3D-verpakkingstechnologie genaamd CoWoS (Chip-on-Wafer-on-Substrate).

Het idee is echter om daarvoor niet afhankelijk te zijn van buitenlandse fabrieken, dus de EU heeft ook een groot deel van het geld gemobiliseerd om de modernisering van de halfgeleiderproductie op het oude continent te financieren. Concreet zal het 145.000 miljoen euro toewijzen, met als doel op korte termijn een knooppunt met 2nm-productietechnologie te bereiken.

Dit kost tijd en is bedoeld om te bereiken 2-3 jaar gezien. Daarnaast lijkt het erop dat TSMC samenwerkt om dit mogelijk te maken, en ook het Europese ASML, dat toonaangevend is in de fabricage van geavanceerde fotolithografiemachines voor de halfgeleiderindustrie, en gevestigd is in Nederland...

Nadia Calviño, Vice President Economische Zaken en Digitale Transformatie heeft het zelf als volgt uitgelegd: «Op nationaal en internationaal niveau wordt gewerkt aan: kijk welke Spaanse en Europese bedrijven ze kunnen maken«, Met betrekking tot deze chips. In dezelfde geest was de toespraak van Thierry Breton bij de Europese Commissie. En het is dat de fondsen die bestemd zijn voor de sector grotendeels afkomstig zullen zijn van de hulp die door de EU wordt verstrekt voor de digitale transformatie en voor het herstel na de pandemie.


Wees de eerste om te reageren

Laat je reactie achter

Uw e-mailadres wordt niet gepubliceerd. Verplichte velden zijn gemarkeerd met *

*

*

  1. Verantwoordelijk voor de gegevens: Miguel Ángel Gatón
  2. Doel van de gegevens: Controle SPAM, commentaarbeheer.
  3. Legitimatie: uw toestemming
  4. Mededeling van de gegevens: De gegevens worden niet aan derden meegedeeld, behalve op grond van wettelijke verplichting.
  5. Gegevensopslag: database gehost door Occentus Networks (EU)
  6. Rechten: u kunt uw gegevens op elk moment beperken, herstellen en verwijderen.