Renesas er et av de mange selskapene som er medlem av RISC-V International, som allerede har et medlemskap fullt av viktige selskaper som Intel, AMD, NVIDIA, Western Digital, Infineon, og en veldig lang etc. Vel, alle disse selskapene er der av interesse for å følge ISA, for fremtidige sjetonger basert på den.
Og det har vært eksemplet som Renesas har fulgt, og designet en ny CPU basert på 32-biters RISC-V ISA (RV32) og som har oppnådd en historisk milepæl, og er den første av disse funksjonene som oppnår en poengsum på 3.27 CoreMark/Mhz, noe som betyr mer enn bemerkelsesverdig ytelse.
Hva er CoreMark/Mhz
CoreMark/MHz er en beregning som brukes til å måle ytelsen til en prosessor eller prosessorkjerne i form av antall CoreMark-operasjoner den kan utføre per Megahertz (MHz) klokkefrekvens. CoreMark er en benchmark utviklet av Embedded Microprocessor Benchmark Consortium (EEMBC) og brukes til å evaluere ytelsen til prosessorkjerner i innebygde og innebygde systemer.
I hovedsak gir CoreMark/MHz en relativt mål på prosesseringseffektiviteten til en kjerne, som tillater sammenligninger mellom forskjellige prosessorarkitekturer og design. Jo høyere CoreMark/MHz-verdi, desto mer effektiv vil kjernen være i å utføre prosesseringsoperasjoner.
Det er viktig å merke seg at CoreMark er en syntetisk benchmark designet for å evaluere ytelsen i spesifikke applikasjoner, og resultatene gjenspeiler kanskje ikke fullt ut ytelsen i applikasjoner i den virkelige verden. I tillegg kan ulike applikasjoner og arbeidsbelastninger påvirke ytelsen ulikt, så det er avgjørende å vurdere flere beregninger og bruksscenarier når du evaluerer en prosessor ytelse.
Først til å nå 3.27 CoreMark/MHz
Som jeg nevnte, har Renesas annonsert at de har designet en RISC-V CPU-kjerne, dens første kjerne basert på denne ISA. Er en 32-bits CPU, det vil si med RV32 instruksjonssettet. Denne CPU-kjernen er kompatibel med Renesas' e2 studio integrerte utviklingsmiljø (IDE) og er kompatibel med andre tredjeparts IDE-er for RISC-V-mikrokontrollere, noe som gjør ting enklere for utviklere.
I følge Renesas har CPU-en oppnådd en ytelse på 3.27 CoreMark/MHz, som overgår lignende RISC-V-arkitekturer i denne kategorien, og også andre kjerner med andre forskjellige arkitekturer. Men gitt emnet for denne bloggen, er vi spesielt glade for at det var en RISC-V-kjerne, siden det er en åpen ISA, øker raskt i popularitet i halvlederindustrien, og mange mikrokontrollerleverandører har dannet investeringsallianser joint venture for å akselerere utviklingen av sine RISC-V-produkter.
Tidligere lanserte Renesas to CPUer utviklet av Andes Technology Corp, som tilfellet er med R9A02G020, en enkel mikrokontroller for spesifikke applikasjoner (ASSP eller Application-Specific Standard Products) for motorkontroll, og R9A06G150, en ASSP mikrokontroller for talegrensesnitt, begge basert på RISC-V også, men det ble ikke designet av henne selv, og det handlet om MCU.
I tillegg til det introduserer nå Renesas denne familien RZ/Five, en familie med 64-biters RISC-V mikroprosessorer i stand til å kjøre Linux, og RH850/U2B, et System on Chip (SoC) for biler. Dette kompletterer selskapets produktbeholdning basert på RISC-V.
Renesas RISC-V CPU-spesifikasjoner
Som Tekniske spesifikasjoner Av denne Renesas RISC-V CPU bør følgende fremheves:
- Den nye Renesas CPU basert på RISC-V er allsidig, for ulike applikasjoner, og ikke så begrenset som i andre tilfeller. For eksempel kan den brukes i både MCU-er, SoC-er, ASIC-er, AASP-er, etc. Spesielt beregnet for industri og innebygd eller innebygd.
- Ytelsen har blitt sterkt optimert i sin design, og det er grunnen til at den når disse merkene i referanseindeksen. Denne CPUen kan utføre RV32-instruksjonssettet som sagt, både den modulære utvidelsen I og E, noe som gjør den egnet for generelle applikasjoner.
- Den har også andre integrerte RISC-V-moduler eller utvidelser, for eksempel M for å forbedre multiplikasjons- og divisjonsoperasjoner, utvidelse A for å støtte atomtilganger for samtidighet i RTOS-baserte systemer, utvidelse C som tilbyr kompatibilitet med komprimerte instruksjoner 16-bit for å spare minne plass, og også B, som gir avanserte bitmanipulasjonsmuligheter.
- På den annen side er det også lagt stor vekt på effektivitet, ikke bare ytelse, noe som gjør den ideell for applikasjoner med lavt forbruk.
- Et Stack Monitor Register-system er integrert, som forhindrer overløp av stabelminne, derfor kan du ved å unngå disse overløpene forbedre integriteten til systemet, som ikke vil svikte på grunn av disse problemene.
- Den inkluderer også en Dynamic Branch Prediction Unit, som vil forbedre kodeutførelsen.
- Selvfølgelig inkluderer den et JTAG-feilsøkingsgrensesnitt, for effektiv, fullstendig og rask feilsøking, noe som gjør livet mye enklere for utviklere.
- På den annen side inkluderer den en ITU eller Instruction Tracing Unit, for å tilby utviklere dyp kunnskap om oppførselen til systemet.
Den nye Renesas RISC-V CPU er også kompatibel med Renesas e2 Studio IDE og med et bredt utvalg av tredjeparts IDE-er for å utvikle verktøy for dette økosystemet. I tillegg er brikken som er laget testet både når det gjelder ytelse og funksjoner, slik at du har et testet sluttprodukt. Når det gjelder lanseringen, vil den bli lansert i 2024, tidlig. Så vi vil se produkter basert på disse brikkene, noe som vil være veldig interessant, og RISC-V-fenomenet virker ustoppelig i maskinvareverdenen, slik Linux en gang var på programvaresiden...