Ang Rasbperry Pi ay naglalabas ng mga detalye para sa isang PCIe FFC connector

Raspberry Pi PCIe

Ang Raspberry Pi ay naglabas ng dalawang bagong detalye para sa Mga konektor ng PCIe FFC, kapwa para sa mga kable at para sa bagong pamantayan para sa HAT+ o HAT Plus. Sa ganitong paraan, maaaring mabuo ang hardware o mga pandagdag ang Raspberry Pi, partikular para sa mga bersyon 4 at 5, dahil ito ay may mga partikular na detalye tungkol sa mga mekanikal na dimensyon at electrical compatibility.

Well, kung interesado kang malaman ang mga pagtutukoy na ito para sa bumuo ng iyong sariling SUMBARA o dahil lang sa curiosity, narito ang lahat ng detalye...

Mga kable ng konektor ng PCIe FFC: mga pagtutukoy

PCIe FFC

Ang bagong Raspberry Pi 5 ay inihayag ilang buwan na ang nakakaraan, at ang Raspberry Pi Foundation ay naglilipat na ng ilang mga kawili-wiling bagay para sa bagong SBC na ito. Halimbawa, inilabas nito ang mga detalye ng bagong ito Konektor ng PCIe FFC na makikita mo sa larawan sa itaas at sa PDF na inilakip ko sa ibaba.

Ang ilang mga tao ay maaaring nag-eksperimento dito at kahit na naglabas ng mga produkto tulad ng a M.2 SUMBARA para sa Raspberry Pi 5 mula noon, upang maikonekta ang mga unit ng imbakan ng M.2, mga network, atbp., tulad ng nabanggit na namin dati, kahit na ang pinout at mga detalye ay hindi magagamit.

Bagama't ang detalye ay PCIe Gen 2, nagawa ni Jeff Geerling na baguhin ang configuration upang paganahin ang suporta para sa PCIe Gen 3, tulad ng malamang na nakita mo online...

Ngunit ngayon, opisyal na inilabas ng Raspberry Pi ang mga detalye upang gawing mas madali ang mga bagay gamit ang konektor ng PCIe FFC na matatagpuan sa Raspberry Pi 5, at malamang na mga modelo rin sa hinaharap. Ang 16-pin FFC connector na may 0.5 mm pitch ay nagtatampok ng a Isang lane na interface ng PCIe 2.0 (x1), isang bagay na alam na namin, ngunit ngayon ang pin diagram at mga rekomendasyon para sa FFC cable (hanggang sa 50 mm ang haba na may kontrol na impedance sa 90R +/- 10%) ay ginawang available na rin.

Totoo naman yung isa Ang PCIe Gen 2 Ito ay maaaring mukhang medyo lipas na, dahil sa PC mayroon na kaming PCIe Gen 5, ngunit ang totoo ay para sa Raspberry Pi na ito sapat na ito dahil sa bilis na ibinibigay nito. Halimbawa, maaari tayong umasa sa:

  • Bandwidth: Ang rate ng paglipat sa bawat lane ay hanggang 5.0 GT/s (gigatransfers bawat segundo) bawat lane, iyon ang pinakamataas na maaari nating makamit sa pamantayang ito. Nagbibigay ito ng maximum na teoretikal na bilis na 500 MB/s sa bawat direksyon.
  • Mga daanan: Tulad ng alam mo, sinusuportahan ng PCIe 2.0 ang mga configuration na may iba't ibang bilang ng mga lane, gaya ng x1, x2, x4, x8, at x16. Gayunpaman, ang Raspberry Pi, tulad ng nabanggit ko, ay sumusuporta lamang sa x1.
  • Paatras na Pagkatugma: Ang PCIe 2.0 ay pabalik na katugma sa nakaraang bersyon, ang PCIe 1.0. Nangangahulugan ito na ang mga PCIe 1.0 device ay maaaring gumana sa PCIe 2.0 slots at vice versa, kahit na sa bilis ng paglipat ng mas lumang bersyon.
  • Latency: Karaniwang mas mababa ang latency kumpara sa PCIe 1.0, na nagpapahusay sa pagganap ng mga paglilipat ng data.
  • Energia: Kasama sa PCIe 2.0 ang mga pinahusay na feature sa pamamahala ng kuryente, na nagbibigay-daan para sa mas mahusay na pagkonsumo ng kuryente kapag hindi ginagamit ang device.

Mahalagang tandaan na ang mga pagtutukoy na ito ay para sa PCIe 2.0 sa pangkalahatan, at ang mga partikular na pagpapatupad ay maaaring mag-iba ayon sa tagagawa ng chipset at SBC. At, tulad ng ipinakita ni Jeff Geerling, maaaring paganahin ang PCIe Gen 3, kahit na hindi ito opisyal...

I-download ang PDF ng mga detalye

Raspberry Pi HAT+ standard: mga pagtutukoy

Pagkasabi na tungkol sa bagong PCIe FFC connector, ngayon ay lumipat tayo sa HAT, at opisyal na rin nitong inilabas ang karaniwang Hardware on Top na mga pagtutukoy para sa mga sumbrero na inilunsad para sa bagong SBC Raspberry Pi 5, tulad ng ipinakilala mula noong 2014 upang maging magagawang palawakin ang mga kakayahan ng SBC na ito, na naging lipas na, at ang bagong detalye ng pamantayan ay tinatawag na ngayong HAT+ o HAT Plus.

Well, ang mga pagtutukoy ay:

  • Ang HAT+ ay dapat na electrically compatible sa STANDBY power state ng Raspberry Pi 5. Samakatuwid, ang 5V power path ay naka-on, ngunit ang 3.3V power path ay naka-off. Totoo ito sa Pi 4 at Pi 5, isang estado na hindi naroroon sa mga mas lumang modelo ng SBC. Bilang karagdagan, tandaan ang dalawang detalye na maaaring mahalaga sa ganitong kahulugan:
    • WARM-STANDBY: sa kasong ito, pinagana ng Raspberry Pi ang lahat ng power path, ang default na mode kung saan inilalagay ang system kapag nagsasagawa ng "sudo halt" o isang soft shutdown na operasyon gamit ang power button sa board. Ang WARM-STANDBY ay ang default sa Raspberry Pi OS, kaya parehong naka-enable ang 5V at 3.3V, at iyon ang dahilan kung bakit sinukat ko ang konsumo ng kuryente na 1.7W para sa Raspberry Pi 5 kapag naka-off. Maaari naming baguhin ang /boot/config.txt (POWER_OFF_ON_HALT=1, WAKE_ON_GPIO=0) upang bawasan iyon sa malapit sa zero. Kaya bakit hindi ito pinagana bilang default? Dahil ang ilang mga HAT ay nangangailangan ng parehong 5V at 3.3V, ngunit ang HAT+ ay nangangailangan lamang ng 5V. Siyempre, hinihiling din na ang pag-access sa iba pang mga konektor at ang aktibong palamigan ng Raspberry Pi 5 ay hindi makagambala.
    • STANDBY: sa kasong ito, ang 5V na linya lamang ang pinapagana, kaya ang power management chip ay pinapagana. Gayunpaman, walang ibang power supply ang naka-enable sa PMIC o sa board. Maaari itong i-configure upang makapasok sa mode na ito gamit ang command na "sudo halt" o gamit ang shutdown button ng board gamit ang EEPROM.
  • Ngayon ang mga pisikal na sukat ng HAT ay hindi mahalaga tulad ng dati. Samakatuwid, ang mga pagtutukoy hinggil sa mga sukat ay hindi gaanong nakatakda. Ibig sabihin, kailangan lang ng HAT+ board na kumonekta sa 40-way na GPIO header (kabilang ang ID_* pins), at magkaroon ng kahit isang mechanical mounting hole na nakahanay sa isa sa apat na mounting hole ng Raspberry Pi, libre ang iba. para sa taga-disenyo.
  • Tungkol naman sa nilalaman ng memorya ng EEPROM ng HAT, pinasimple na ito ngayon upang gawing mas madali ang mga bagay.
  • Ang isang bagong detalye o espesyal na klase ng HAT+ ay sinusuportahan na ngayon na maaaring isalansan ng karagdagang HAT+ sa itaas, na lumilikha ng isang stack ng hanggang 2 HAT.
  • Sa kabilang banda, ang mga HAT+ boards ay magiging electronically backward compatible sa mga mas lumang modelo, kaya magagamit ang mga ito sa Raspberry Pi SBC boards bago ang Pi 4 at 5. Ngunit sa electronic level lang, dahil maaaring mangailangan sila ng updated na firmware at software upang gumana nang maayos. Idagdag din na ang isang dahilan kung bakit nasa draft phase pa rin ang bagong inilabas na detalye ng HAT+ ay ang mga EEPROM utilities ay hindi pa naa-update para sa bago, mas simpleng mga parameter ng EEPROM.

I-download ang PDF na may mga detalye


Maging una sa komento

Iwanan ang iyong puna

Ang iyong email address ay hindi nai-publish. Mga kinakailangang patlang ay minarkahan ng *

*

*

  1. Responsable para sa data: Miguel Ángel Gatón
  2. Layunin ng data: Kontrolin ang SPAM, pamamahala ng komento.
  3. Legitimation: Ang iyong pahintulot
  4. Komunikasyon ng data: Ang data ay hindi maiparating sa mga third party maliban sa ligal na obligasyon.
  5. Imbakan ng data: Ang database na naka-host ng Occentus Networks (EU)
  6. Mga Karapatan: Sa anumang oras maaari mong limitahan, mabawi at tanggalin ang iyong impormasyon.