La carrera por el siguiente gran salto en la industria de los semiconductores se está estrechando y Samsung ha decidido mover ficha con fuerza. Mientras buena parte del sector aún está asentando los 3 nm y comienza a desplegar los 2 nm, el gigante surcoreano ya señala en su hoja de ruta un objetivo muy concreto: llevar a producción un proceso de 1 nm apoyado en transistores Forksheet.
Este movimiento no es solo una cuestión de marketing tecnológico. Supone intentar jugar de tú a tú con TSMC e Intel en la primera división de la miniaturización, apoyándose en una arquitectura de transistores distinta a la que se ha venido empleando hasta ahora. La apuesta de Samsung combina un calendario ambicioso con un cambio profundo en cómo se organiza el silicio por dentro.
Un nodo de 1 nm que busca rozar los límites físicos
Según la información que llega desde Corea del Sur, la compañía trabaja con la meta de tener listo el proceso de 1 nm alrededor de 2031. Antes, a lo largo de esta década, debería completar una fase intensa de investigación y desarrollo que marque si el salto es viable industrialmente o se queda en un ejercicio de laboratorio.
Cuando se habla de 1 nm en este contexto, no se trata solo de un número más pequeño en la ficha técnica. Estamos ante anchuras de canal cercanas a un nanómetro, del orden de unos pocos átomos, lo que sitúa a Samsung muy cerca de lo que hoy se considera el límite práctico de la tecnología CMOS basada en silicio. Cada reducción de escala supone un reto mayor en control de materiales, fugas de corriente y variaciones en el proceso.
El plan de los surcoreanos no se enmarca en un movimiento aislado, sino en una ofensiva escalonada que combina la maduración de los 2 nm con la preparación del nodo de 1 nm. En paralelo a este desarrollo, Samsung está definiendo variantes específicas de 2 nm para clientes concretos y para sus propios productos, desde SoC móviles a chips para centros de datos.
La clave, tanto en 2 nm como en ese futuro 1 nm, está en exprimir la densidad y la eficiencia sin romper los costes de producción. En este punto entra en juego la arquitectura Forksheet, que pretende aprovechar cada milímetro cuadrado de silicio reduciendo al mínimo el espacio muerto entre dispositivos.
De GAA a Forksheet: un nuevo paso en la arquitectura de transistores
Hasta ahora, la gran apuesta de Samsung en nodos avanzados pasaba por la tecnología GAA (Gate-All-Around), estrenada comercialmente en su proceso de 3 nm. Este enfoque consiste en rodear el canal del transistor por todos los lados con la puerta de control, lo que mejora de forma notable el control del flujo eléctrico frente a los FinFET tradicionales.
Sin embargo, la propia estructura GAA empieza a mostrar sus límites cuando se pretende bajar todavía más la escala. Llevar la misma idea tal cual a 1 nm no aporta todo el margen necesario, de modo que en los planes de Samsung aparece la propuesta Forksheet como evolución natural de GAA. No se abandona el concepto de puerta rodeando el canal, pero se reorganiza cómo se distribuyen los transistores en el chip.
La esencia del Forksheet está en introducir una especie de “pared” aislante entre transistores adyacentes. Esa barrera dieléctrica permite acercar mucho más las estructuras N y P sin que se interfieran entre sí. El resultado, sobre el papel, es una reducción muy fuerte del espacio ocupado por cada celda lógica.
Menos distancia entre dispositivos significa mayor densidad y, potencialmente, más rendimiento por área (PPA). Al comprimir el diseño, es posible integrar más lógica, más caché o más unidades especializadas en el mismo tamaño de chip, algo clave para seguir mejorando prestaciones sin multiplicar el consumo.
Este enfoque tiene un coste: el proceso de fabricación se vuelve bastante más complejo. Controlar con precisión absoluta la formación de esa pared aislante, mantener alineados los canales y asegurar que no se disparan las fugas es un desafío que obliga a exprimir al máximo las capacidades de la litografía actual, incluida la exposición EUV en sus variantes más avanzadas.
Calendario, riesgos y la batalla por llegar antes
La estrategia de Samsung tiene una parte tecnológica y otra, claramente, de posicionamiento. Históricamente, la empresa ha buscado ganar visibilidad llegando la primera a ciertos hitos: fue pionera en usar EUV en 7 nm y también en introducir GAA en 3 nm, aunque luego los resultados iniciales no siempre fueron todo lo sólidos que el mercado esperaba.
En el caso del nodo de 1 nm con transistores Forksheet, la compañía vuelve a intentar algo parecido. La información disponible apunta a una fase de I+D que debería completarse hacia 2030, para dejar la puerta abierta a una producción inicial alrededor de 2031. No es un plazo muy diferente al que se atribuye a otros actores del sector, de modo que la ventaja real no se medirá solo en fechas.
La verdadera prueba estará en ver si esa ventaja teórica de la arquitectura Forksheet se traslada a líneas de fabricación con rendimientos aceptables y costes controlados. En generaciones anteriores, los problemas de yields y los ajustes de proceso han marcado la diferencia entre un lanzamiento exitoso y un nodo que apenas se usa en productos comerciales.
Samsung ya vivió de cerca esa situación con sus primeros 3 nm, donde las tasas de chips válidos no fueron las esperadas al inicio. La experiencia acumulada puede servir ahora para pulir antes los problemas, pero no evita que el salto a 1 nm suponga abrir un melón nuevo en términos de variabilidad y defectos.
En paralelo, la compañía sigue ocupando el segundo puesto en el mercado de fundición por volumen, muy por detrás de TSMC, que mantiene una cuota superior al 70% del sector. Esa diferencia de escala hace que cada decisión sobre inversión y calendarios pese todavía más en la hoja de ruta de Samsung.
El papel de los 2 nm y la situación actual de Samsung
Mientras el nodo de 1 nm se cocina a fuego lento, la empresa tiene otro frente inmediato: consolidar su oferta en 2 nm. Este proceso será el que marque, en la práctica, el rendimiento de los chips que lleguen al mercado europeo y global a corto y medio plazo, tanto en móviles como en otros dispositivos.
Los 2 nm de Samsung se basan en la misma filosofía GAA, pero con mejoras para reducir el consumo y aumentar el rendimiento frente a los 3 nm. Sobre este punto, los últimos datos públicos y filtraciones apuntan a que todavía hay margen de mejora en eficiencia, especialmente si se comparan algunos SoC propios con rivales fabricados en nodos equivalentes de otras fundiciones.
En pruebas sintéticas, ciertos chips diseñados por la propia Samsung han mostrado picos de consumo elevados bajo carga intensa, lo que repercute en la autonomía de los dispositivos y en la temperatura de funcionamiento. Frente a alternativas basadas en procesos avanzados de otros fabricantes, se han llegado a registrar diferencias notables en horas de uso.
Estos resultados subrayan que, antes de pensar en un despliegue masivo de 1 nm, la compañía necesita afinar al máximo su tecnología de 2 nm y estabilizar los yields. Lo contrario sería construir el siguiente escalón sobre una base todavía inestable, con el riesgo de arrastrar problemas de eficiencia y coste al nuevo nodo.
Aun con estas dificultades, el desarrollo de 1 nm se plantea como una apuesta a largo plazo. Si Samsung consigue cerrar la brecha en eficiencia y rendimiento en 2 nm, podría llegar a la ventana de 1 nm con una posición mucho más sólida, capaz de atraer a clientes europeos y globales que hoy dependen casi en exclusiva de TSMC.
Impacto potencial en el mercado y en los dispositivos
Más allá de las cifras de nanómetros y del debate técnico, lo relevante para el usuario final es qué puede cambiar en el día a día. Un proceso de 1 nm bien ejecutado permitiría chips más pequeños, más potentes y con menor consumo, algo que afectaría a prácticamente todo tipo de dispositivos electrónicos.
En el terreno de los smartphones, esto se traduciría en móviles con mayor rendimiento sostenido y mejor autonomía, con menos problemas de calor cuando se juega o se ejecutan tareas pesadas. En portátiles y equipos de sobremesa, la mejora podría reflejarse en diseños más finos, menos dependientes de sistemas de refrigeración voluminosos.
También habría impacto en segmentos como el IoT, la automoción o la computación en la nube. La posibilidad de integrar más lógica y memoria en el mismo espacio abre la puerta a sensores más inteligentes, vehículos con sistemas de asistencia más avanzados y centros de datos capaces de procesar más información por vatio.
Para Europa y España, donde la autonomía estratégica en semiconductores se ha convertido en un tema recurrente, la evolución de nodos como el de 1 nm tiene otra lectura: define qué proveedores estarán en disposición de fabricar los chips más avanzados cuando entren en vigor los grandes proyectos impulsados por el EU Chips Act y otros programas de apoyo público.
Si Samsung logra consolidar su tecnología Forksheet y ofrecer una alternativa competitiva a TSMC en estos nodos, los diseñadores de chips europeos tendrán más margen de maniobra a la hora de elegir donde producir sus soluciones de alto rendimiento, desde procesadores para supercomputación hasta aceleradores de IA.
Por ahora, el plan de Samsung se sostiene sobre una combinación de ambición tecnológica y necesidad de diferenciarse frente a sus rivales. El salto a los chips de 1 nm con transistores Forksheet se presenta como la próxima gran frontera, pero su éxito dependerá de algo más que de llegar primero: hará falta cuadrar rendimiento, costes y fiabilidad para que este “semiconductor soñado” termine alimentando los dispositivos que veremos en el mercado europeo en la próxima década.