Renesas er en af de mange virksomheder, som er medlem af RISC-V International, som allerede har et medlemskab fyldt med vigtige virksomheder som Intel, AMD, NVIDIA, Western Digital, Infineon, og en meget lang osv. Nå, alle disse virksomheder er der af interesse for at følge ISA, for fremtidige chips baseret på den.
Og det har været det eksempel, som Renesas har fulgt og designet en ny CPU baseret på 32-bit RISC-V ISA (RV32) og det har opnået en historisk milepæl, idet den er den første af disse funktioner til at opnå en score på 3.27 CoreMark/Mhz, hvilket betyder mere end bemærkelsesværdig ydeevne.
Hvad er CoreMark/Mhz
CoreMark/MHz er en metrik, der bruges til at måle ydeevnen af en processor eller processorkerne i forhold til antallet af CoreMark-operationer, den kan udføre pr. Megahertz (MHz) clockfrekvens. CoreMark er et benchmark udviklet af Embedded Microprocessor Benchmark Consortium (EEMBC) og bruges til at evaluere ydeevnen af processorkerner i indlejrede og indlejrede systemer.
I det væsentlige giver CoreMark/MHz en relative mål for behandlingseffektiviteten af en kerne, hvilket muliggør sammenligninger mellem forskellige processorarkitekturer og designs. Jo højere CoreMark/MHz-værdien er, jo mere effektiv vil kernen være til at udføre behandlingsoperationer.
Det er vigtigt at bemærke, at CoreMark er en syntetisk benchmark designet til at evaluere ydeevnen i specifikke applikationer, og resultaterne afspejler muligvis ikke fuldt ud ydeevnen i applikationer fra den virkelige verden. Derudover kan forskellige applikationer og arbejdsbelastninger påvirke ydeevnen forskelligt, så det er afgørende at overveje flere metrics og brugsscenarier, når man evaluerer en processors ydeevne.
Først til at nå 3.27 CoreMark/MHz
Som jeg nævnte, har Renesas annonceret, at det har designet en RISC-V CPU-kerne, dens første kerne baseret på denne ISA. Er en 32-bit CPU, altså med RV32 instruktionssættet. Denne CPU-kerne er kompatibel med Renesas' e2 studio-integrerede udviklingsmiljø (IDE) og er kompatibel med andre tredjeparts IDE'er til RISC-V-mikrocontrollere, hvilket gør tingene lettere for udviklere.
Ifølge Renesas har CPU'en opnået en ydeevne på 3.27 CoreMark/MHz, der overgår lignende RISC-V-arkitekturer i denne kategori, og også andre kerner med andre forskellige arkitekturer. Men i betragtning af emnet for denne blog, er vi især begejstrede for, at det var en RISC-V-kerne, da det er en åben ISA, er hurtigt ved at vinde popularitet i halvlederindustrien, og mange mikrocontroller-leverandører har dannet investeringsalliancer joint venture for at accelerere udviklingen af sine RISC-V produkter.
Tidligere lancerede Renesas to CPU'er udviklet af Andes Technology Corp, som det er tilfældet med R9A02G020, en simpel mikrocontroller til specifikke applikationer (ASSP eller Application-Specific Standard Products) til motorstyring, og R9A06G150, en ASSP mikrocontroller til stemmegrænseflader, begge baseret på RISC-V også, men det var ikke designet af hende selv, og det handlede om MCU'en.
Ud over det introducerer Renesas nu denne familie RZ/Five, en familie af 64-bit RISC-V mikroprocessorer i stand til at køre Linux, og RH850/U2B, et System on Chip (SoC) til biler. Dette supplerer virksomhedens produktbeholdning baseret på RISC-V.
Renesas RISC-V CPU-specifikationer
Som Tekniske specifikationer Af denne Renesas RISC-V CPU skal følgende fremhæves:
- Den nye Renesas CPU baseret på RISC-V er alsidig til forskellige applikationer og ikke så begrænset som i andre tilfælde. For eksempel kan det bruges i både MCU'er, SoC'er, ASIC'er, AASP'er osv. Specielt beregnet til industrien og indlejret eller indbygget.
- Ydeevnen er blevet meget optimeret i sit design, hvilket er grunden til, at den når disse karakterer i benchmark. Denne CPU kan som sagt udføre RV32 instruktionssættet, både den modulære udvidelse I og E, hvilket gør den velegnet til generelle formål.
- Den har også andre integrerede RISC-V-moduler eller udvidelser, såsom M for at forbedre multiplikations- og divisionsoperationer, udvidelse A til at understøtte atomadgange for samtidighed i RTOS-baserede systemer, udvidelse C, der tilbyder kompatibilitet med komprimerede instruktioner 16-bit for at spare hukommelse plads, og også B, som giver avancerede bitmanipulationsfunktioner.
- På den anden side er der også lagt stor vægt på effektivitet, ikke kun ydeevne, hvilket gør den ideel til lavtforbrugende applikationer.
- Et Stack Monitor Register-system er blevet integreret, som forhindrer stackhukommelsesoverløb, derfor kan du ved at undgå disse overløb forbedre systemets integritet, som ikke vil fejle på grund af disse problemer.
- Det inkluderer også en Dynamic Branch Prediction Unit, som vil forbedre kodeudførelsen.
- Det inkluderer selvfølgelig en JTAG-fejlretningsgrænseflade til effektiv, komplet og hurtig fejlfinding, hvilket gør livet meget lettere for udviklere.
- På den anden side inkluderer det en ITU eller Instruction Tracing Unit, for at tilbyde udviklere dyb viden om systemets adfærd.
Den nye Renesas RISC-V CPU er også kompatibel med Renesas e2 Studio IDE og med en bred vifte af tredjeparts IDE'er til at udvikle værktøjer til dette økosystem. Derudover er den skabte chip blevet testet både med hensyn til ydeevne og funktioner, så du har et testet slutprodukt. Hvad angår lanceringen, vil den blive lanceret i 2024, tidligt. Så vi vil se produkter baseret på disse chips, hvilket vil være meget interessant, og RISC-V-fænomenet virker ustoppeligt i hardwareverdenen, som Linux engang var på softwaresiden...