Renesas is één van de vele bedrijven waar zij lid van is RISC-V International, dat al een lidmaatschap heeft vol belangrijke bedrijven zoals Intel, AMD, NVIDIA, Western Digital, Infineon en een zeer lange enz. Welnu, al deze bedrijven zijn daar uit interesse in het volgen van de ISA, voor toekomstige chips die daarop gebaseerd zijn.
En dat is het voorbeeld dat Renesas heeft gevolgd, door een nieuwe CPU te ontwerpen op basis van de 32-bits RISC-V ISA (RV32) en dat heeft een historische mijlpaal bereikt, aangezien het de eerste van deze functies is die een score van 3.27 CoreMark/Mhz behaalt, wat meer dan opmerkelijke prestaties betekent.
Wat is CoreMark/Mhz
CoreMark/MHz is een maatstaf die wordt gebruikt om de prestaties van een processor of processorkern te meten in termen van het aantal CoreMark-bewerkingen dat deze kan uitvoeren per Megahertz (MHz) klokfrequentie. CoreMark is een benchmark ontwikkeld door het Embedded Microprocessor Benchmark Consortium (EEMBC) en wordt gebruikt om de prestaties van processorkernen in embedded en embedded systemen te evalueren.
In wezen biedt CoreMark/MHz een relatieve maatstaf voor de verwerkingsefficiëntie van een kern, waardoor vergelijkingen tussen verschillende processorarchitecturen en -ontwerpen mogelijk zijn. Hoe hoger de CoreMark/MHz-waarde, hoe efficiënter de kern zal zijn bij het uitvoeren van verwerkingsbewerkingen.
Het is belangrijk op te merken dat CoreMark een synthetische maatstaf ontworpen om de prestaties in specifieke toepassingen te evalueren, en de resultaten weerspiegelen mogelijk niet volledig de prestaties in toepassingen in de echte wereld. Bovendien kunnen verschillende applicaties en workloads de prestaties verschillend beïnvloeden, dus het is van cruciaal belang om meerdere statistieken en gebruiksscenario's in overweging te nemen bij het evalueren van de prestaties van een processor.
Eerste die 3.27 CoreMark/MHz bereikte
Zoals ik al zei, heeft Renesas aangekondigd dat het een RISC-V CPU-kern heeft ontworpen, de eerste kern gebaseerd op deze ISA. Is een 32-bits CPU, dat wil zeggen, met de RV32-instructieset. Deze CPU-kern is compatibel met Renesas' e2 studio geïntegreerde ontwikkelomgeving (IDE) en is compatibel met andere IDE's van derden voor RISC-V-microcontrollers, waardoor het voor ontwikkelaars eenvoudiger wordt.
Volgens Renesas heeft de CPU een prestatie van 3.27 CoreMark/MHz, waarmee vergelijkbare RISC-V-architecturen in deze categorie worden overtroffen, en ook andere kernen met andere verschillende architecturen. Gezien het onderwerp van deze blog zijn we echter vooral enthousiast dat het een RISC-V-kern was, aangezien het een open ISA is, snel aan populariteit wint in de halfgeleiderindustrie, en veel leveranciers van microcontrollers een joint venture hebben gevormd om investeringsallianties te versnellen de ontwikkeling van zijn RISC-V-producten.
Eerder lanceerde Renesas twee CPU's ontwikkeld door Andes Technologie Corp, zoals het geval is met de R9A02G020, een eenvoudige microcontroller voor specifieke toepassingen (ASSP of Application-Specific Standard Products) voor motorbesturing, en de R9A06G150, een ASSP-microcontroller voor spraakinterfaces, beide ook gebaseerd op RISC-V, maar het was niet door haarzelf ontworpen en het ging over de MCU.
Daarnaast introduceert Renesas nu deze familie RZ/Five, een familie van 64-bits RISC-V-microprocessors geschikt voor Linux, en de RH850/U2B, een System on Chip (SoC) voor auto's. Dit vormt een aanvulling op de productinventaris van het bedrijf op basis van RISC-V.
Renesas RISC-V CPU-specificaties
De Technische specificaties Van deze Renesas RISC-V CPU moet het volgende worden benadrukt:
- De nieuwe Renesas CPU op basis van RISC-V is veelzijdig, voor verschillende toepassingen, en niet zo beperkt als in andere gevallen. Het kan bijvoorbeeld worden gebruikt in zowel MCU's, SoC's, ASIC's, AASP's, enz. Speciaal bedoeld voor de industrie en ingebed of ingebouwd.
- De prestaties zijn sterk geoptimaliseerd in het ontwerp, en daarom bereikt het deze punten in de benchmark. Deze CPU kan, zoals ik al zei, de RV32-instructieset uitvoeren, zowel de modulaire uitbreiding I als E, wat hem geschikt maakt voor algemene toepassingen.
- Het heeft ook andere geïntegreerde RISC-V-modules of uitbreidingen, zoals M om vermenigvuldigings- en delingsbewerkingen te verbeteren, uitbreiding A ter ondersteuning van atomaire toegang voor gelijktijdigheid in RTOS-gebaseerde systemen, uitbreiding C die compatibiliteit biedt met gecomprimeerde instructies 16-bit om geheugen te besparen space, en ook B, dat geavanceerde mogelijkheden voor bitmanipulatie biedt.
- Aan de andere kant is er ook veel zorg besteed aan efficiëntie, en niet alleen aan prestaties, waardoor het ideaal is voor toepassingen met een laag verbruik.
- Er is een Stack Monitor Register-systeem geïntegreerd, dat overflows van het stackgeheugen voorkomt. Door deze overflows te vermijden, kunt u de integriteit van het systeem verbeteren, dat niet zal falen als gevolg van deze problemen.
- Het bevat ook een Dynamic Branch Prediction Unit, die de uitvoering van de code zal verbeteren.
- Uiteraard bevat het een JTAG-foutopsporingsinterface, voor efficiënt, volledig en snel debuggen, waardoor het leven voor ontwikkelaars veel gemakkelijker wordt.
- Aan de andere kant bevat het een ITU of Instruction Tracing Unit, om ontwikkelaars diepgaande kennis te bieden over het gedrag van het systeem.
De nieuwe Renesas RISC-V CPU is ook compatibel met de Renesas e2 Studio IDE en met een grote verscheidenheid aan IDE's van derden om tools voor dit ecosysteem te ontwikkelen. Bovendien is de gecreëerde chip zowel qua prestaties als qua functionaliteit getest, zodat je een getest eindproduct hebt. Wat de lancering betreft, deze zal vroeg in 2024 worden gelanceerd. We zullen dus producten zien die op deze chips zijn gebaseerd, wat erg interessant zal zijn, en het RISC-V-fenomeen lijkt niet te stoppen in de hardwarewereld, zoals Linux ooit aan de softwarekant was...